本文地址：http://www.moepc.net/?post=3431

本周，PCI-SIG已经批准并发布PCIe 4.0 Version 1规范，并将文档上传到PCI-SIG规范库。这标志着在6月的修订版0.9公布后，PCIe 4.0规范的完整发布。PCIe 4.0将PCIe 3.0的每通道8GT/s（〜1 GB/s）带宽翻倍，提供16GT/s的传输速率，此外还提供更灵活的通道数配置，将存储，网络和AI应用的I/O性能显著提升。

此前PCI-SIG一直保持着每四年更新一次的节奏【PCIe 1.0（2003），PCIe 2.0（2006）和PCIe 3.0（2010）】。至于这次推迟到7年的更新，PCI-SIG指出，PCIe 3.0在AI、PCIe NVMe/3D XPoint存储和10GbE网络进入消费市场前的几年提供了足够的带宽。计算GPU方面，PCIe 3.0的带宽瓶颈已经驱使NV开发自家的闭源NVLink互连。因此在PCIe 4.0及以上版本，PCI-SIG准备回到以前的更新节奏，尤其是通过PCIe 4.0标准解决了部分提速技术难关的现在。

一旦规范完成，组织成员的产品必须一年到头在PCI-SIG下属的Compliance Workshop - 符合性认证工作会中进行并通过互用和符合性测试，以便将产品添加到集成商列表里，然后OEM和系统集成商从中选择硬件。

PCIe 4.0则是PCI-SIG首次召开发布前符合性认证工作会，使用早期的0.9版本，但测试也只是最基本的“FYI Testing【仅供参考】”。在今年余下的时间里，PCI-SIG将在符合性认证工作会上提供PCIe 4.0 FYI Testing。眼下PCIe 4.0并未被列入官方Compliance Program和集成商列表。

PCI-SIG Compliance Program

本文地址：http://www.moepc.net/?post=3431

PCIe 4.0也有一些其他的改进，有些功能对于设计开发人员更有用，和普通消费者关系不大。数据传输速率提升了，自然性能就会有波动，信号完整度也会下降，因此PCIe 4.0在物理层接收器上带来了Lane Margining通道边线调整，PCIe控制器会得到每条PCIe通道电气上的边线信息，以测量变化容差。PCIe 4.0也拓展了卷标（Tag）和信用（Credit），这两项功能一同工作可以掩盖延迟，更充分地利用带宽。还有降低总体系统延迟、I/O虚拟化及平台集成、更好的通道/带宽拓展性，以及增强了的RAS性能。

不过对于消费者来说最常见的PCIe设备还是显卡，PCIe带宽overhead的增加对游戏性能应该影响不大，至少现在不会。然而大多数消费级CPU的PCIe通道数都很有限 - 16条通用通道，4条芯片组的通道 - PCIe 4.0将能够大大减轻显卡、SSD、10G网络对系统I/O带宽的压力。同时供电能力也有提升，目前没有过多细节。PCIe 4.0的机电规范也尚未公布。

本文地址：http://www.moepc.net/?post=3431

就目前厂商给出的PCIe 4.0解决方案而言，Synopsys和Cadence还有其他厂商正在开发或提供16GT/s的物理层和控制器、验证工具以及很多其他应用。IBM的POWER 9支持PCIe 4.0，Intel的10nm Falcom Mesa FPGA也通过EMIB集成IP模块支持PCIe 4.0。同时AMD准备2020年支持PCIe 4.0【之前的路线图是2018Q4】。在产品上市前，PCIe 4.0符合性与互用性测试的规格和工具/流程先得完成，而且32GT/s的PCIe 5.0也提前到了2019，所以市面上的PCIe 4.0可能会非常非常少（如果有的话）。不管怎样PCI-SIG指的也只是当前的PCIe 5.0 Version 0.3，在HC2017上则把Version 0.5定在了2017Q4。

本文地址：http://www.moepc.net/?post=3431

资料来源： PCI-SIG

via：https://www.anandtech.com/show/11967/pcisig-finalizes-and-releasees-pcie-40-spec

MOEPC.NET编译，转载请保留出处。译文的任何内容修订均只在原贴更新。

WRITTEN BY

搜索